设计技术问答:FPGA设计的安全性考量
Q1:FPGA设计与DSP设计相比,最大的不同之处在哪里?
A1:这个问题要从多个角度看。它们都用于某个功能的硬件电路实现,但是它们的侧重点有所不同。这里涵盖的说一下。
1)内部资源
FPGA侧重于设计具有某个功能的硬件电路,内部资源是VersaTiles(ActelFPGA)之类的微小单元,FPGA的内部单元初始在编程前都是使用的是HDL语言实现硬件电路的设计描述。FPGA内部的连线资源将这些功能模块的内部和模块之间的信号连接起来,构成较大的模块。FPGA可以内部实现ALU,加法器,乘法器,累加器,FIFO,SRAM,DDRcontroller,FFT,HDLC,DMA,PWM等等数字电路,也就说我们要用其实现一个特定的或是通用的硬件功能一个或是多个模块,这些模块的各个细节都要要用HDL来描述设计实现。目前的FPGA都可以直接内嵌诸如ARM7,CoretexM1,Core8051等微处理器,用于FPGA的软核的,也有的FPGA厂商将一些硬件模块直接做到FPGA中,这些是FPGA内部的硬核。传统的FPGA都是实现纯数字电路的,业界只有Actel的FPGA实现了数模混合的PSC单芯片技术,真正的提升和扩大了FPGA的应用功能和领域。另外多数FPGA都有PLL,DLL之类的锁相环,Slew可调,Actel的还内建了OSC,RTC,Powermanager之类的硬件单元,甚至Actel的Fusion系列还内建了600kbps的12bit的ADC以及MOSFETDriver之类模拟接口,内部有UserFlashMemeory,FlashROM等资源可以实现真正的PSC,Bootloader之类的功能。
DSP主要是算法处理,内部资源主要是乘法器,加法器之类的资源,有SPI接口,UART接口,接受一定的指令集,内部的资源基本上都是现成的,需要客户的需要而重新配置,方便于客户的使用,但是相对来讲其功能是有局限性的,所以主要用于某些特定的领域。DSP也有内嵌的锁相环,计数器,Baudrate发生器,有的DSP也有ADC模拟接口。
2)使用的编程语言
FPGA主要使用HDL,包括VHDl,Verilog,还有数模混合的描述语言Verilog-AMS等。DSP使用C,汇编语言编程。
3)功能角度
DSP内部有很多现成的硬件模块和接口以及控制器,但是需要软件编程设定,可以实现PWM控制,接口控制,UART接口,SPI接口等功能。但是由于受指令集的时钟周期的限制,DSP不能处理太高的信号,至于说上Gbps的信号,LVDS之类的信号就很难以涉及了。所以相应的应用领域会有所限制。但是不同的领域客户的设计方案不同,考虑的侧重点不同,有些领域设计者也是爱好使用DSP的,诸如算法实现,协议的处理等等如果换作FPGA来处理那就得不偿失。
Q2:在做设计之前,如何选择FPGA呢?
A2:一般情况下,先针对设计,列出您想要实现的功能,大致画个功能框图,然后根据其功能和系统的要求大致推算出你需要的:
IO需求——可用IO数量、差分信号对、IO的电平格式等;
电压源的需求——系统提供哪些电压?核电压需要多少?IO电压源需要哪些?
封装——用TQ?VQ?PLCC?BGA?还是其它的封装形式?
内部RAM的需求——需要双口RAM吗?需要FIFO吗?大小是多少?
时钟及速度需求——最大的时钟速率是多少?需要多少个PLL?速度等级?全局时钟有多少?
逻辑资源和IPcore的需求——需要哪些IP核,大致占用多少资源?
扩展和升级的需求——是否考虑IO和逻辑资源留有一些余量,以便以后的扩展?升级是否方便?
价格的因素。
基本就这些,当然也可以初步选定一个型号,直接在开发软件中对你的程序进行编译、综合、布局布线等,这样能清楚地可以看到你的设计占用的资源,然后再选择合适的型号。
Q3:FPGA对于初学者来说,应该从哪几个方面入手?
Q4:用Actel的方案进行加密后,成本上有增加吗?
A4:用ACTEL方案加密,成本不会增加。因为ACTEL的FPGA是单芯片的,所有的编程信息已经编程在FPGA内部,有了加密选项该信息不会被读出。
Q5:作为刚接触FPGA的初学者,是否一开始就要深入了解芯片安全设计的精髓或者是原理之类的,还是应该把重点放在如何设计代码上?
A5:了解FPGA的原理和代码设计,两者缺一不可。只有了解FPGA的结构,才能设计出更好的代码;编写代码能实现自己的设计意图,最终能熟练地使用FPGA。
Q6:系统中运放很多都是闭环应用,但是仿真的时候经常要开环仿真,可是开环仿真不能真实模拟其实际工作环境,我该如何仿真呢?
A6:这里应该是指的FPGA仿真吧,如果是运放的话要定好芯片之前就看懂了芯片手册了,然后在实际的环境中测试,在软件环境里仿真的话需要特别的工具,我目前不是很清楚。但是我们可以单就FPGA的仿真来谈问题。实际的环境中的仿真是板级的,但是也必须有信号源和反馈信号,否则这个闭环还是不会响应外界的信号而发挥其功能的。根据这个思想我们就要额外设计一个或是多个模块或是叫做模拟出一个信号源和接收反馈信号的模块,这里的模拟不是模拟信号的意思而是我们从设计的角度来看就是写一些Testbench,设计FPGA的会使用Verilog或是VHDL,做前端的RTL代码后我们其后可以借用Modelsim或是别的仿真软件输入满足设计需要的信号源(Testbench)查看波形,对于自己关注的节点或是信号标注以特别的名字,我们就能实现所谓的闭环仿真了。
Q7:Actel的设计安全保护和计算机网络安全DES和RSA算法有什么联系或者是互补的关联?
A7:ACTEL的设计安全是对设计的内容进行保密,阻止非法读取和写入;而计算机网络中的DES和RSA是对网络上流动的数据进行加密/解密。两者关系不大。
A8:对于全定制的ASIC,一般来说保密性不如半定制的ASIC。对于半定制的ASIC,如果定制信息很容易被读出的话,安全性就很差了;如果采用单芯片的半定制ASIC,而且定制信息不被读出,安全性就会很高。
